PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-120781

(43)Date of publication of application: 30.04.1999

(51)Int.CI.

G11C 16/02

(21)Application number: 09-285221

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

17.10.1997


(72)Inventor: OGURA TAKU

OBA ATSUSHI HONMA TAKESHI KOBAYASHI KAZUO

(54) SEMICONDUCTOR MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor memory which can prevent surely erroneous rewriting. SOLUTION: A reset power down mode indication signal (/RP) and first, second write-protect signal (/WP and /XP) are given to a control circuit 4, in a state of these external control signal, protect-mode for rewriting data is set to any state conforming to unconditional prohibition, unconditional permission, and lock bit(LB) with a memory block group (1br, 1pr, 1mr) unit of a memory array 1.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出籍公開番号

特開平11-120781

(43)公開日 平成11年(1999)4月30日

(51) Int.CL*

G11C 16/02

觀別記号

41.11

FI

G11C 17/00

601P

612F

審査結束 未請求 請求項の数5 OL (全 15 頁)


(21)出願對母	特顯平9-285221	(71) 出頭人	000006013
			三菱電機株式会社
(22) (LIME)	平成9年(1997)10月17日		東京都千代田区丸の内二丁目 2 番 3 号
Anny franchis	1 200 1 (100 1) 10/21 1	(TO) STREET AS	
		(72) 発明者	
			東京都千代田区丸の内二丁目2番3号 三
			菱電模株式会社内
		(72)発明者	大底 数
		1	東京都千代田区丸の内二丁目2番3号 三
			菱電機株式会社内
		(72) 発明者	本間 順
			東京都千代田区丸の内二丁目2番3号 三
			遊電機株式会社内
		4 45 4	
		(74)10姓人	弁理士 深見 久郎 (外3名)
			最終質に絞く
		ł .	

(54) 【発明の名称】 半導体記憶装置

(57) 【要約】

【課題】 不探発性半導体配像装置のライトプロテクト 態磁を柔軟に設定する。

【解決手段】 制御回路(4)に対し、リセットパワーダウンモード指示信号(/RP)ならびに第1および第2のライトプロテクト信号(/WPおよび/XP)を与え、これらの外部制御信号の状態に、データ告換に対するプロテクト監査を無係件禁止、無条件許可およびロックビット(LB)に従うのいずれかの状態にメモリアレイ(1)のメモリブロックグループ(1br、1pr、1mr)単位で設定する。



【特許請求の範囲】

【請求項 1】 各々が1以上のメモリブロックを有しかつ各々が属性が異なるデータを不揮発的に格納するための複数のメモリブロック領域、およびデータ書換時、複数の外部制御信号の状態に従って、前記複数のメモリブロックグループのデータ書換に対する保護態様を各前記領域単位で設定するための制御手段を備える、半導体記憶装置。

[請求項 2] 各前記メモリブロックに対して設けられ、対応のメモリブロックの格納データの書換の禁止/ 計可を示すロックビットを格納するための手段をさらに 機ち

前記制御手段は、前記複数の外部制御信号の状態に従って、各前記領域ごとに対応のロックビットを有効とする が無効とするかを決定する手段を含む、諸求項 1記載の 半導体記憶装置。

[蘇求項 3] が記複数の外部制御信号は、消費電流を低下させるパワーダウンモードを指示するリセットパワーダウンモード指示信号と、データ書換に対するプロテクトの有無を指示する第1および第2のライトプロテクト指示信号とを含む、請求項1または2記載の半導体記憶装置。

[請求項 4] 前記データ書換は、記憶データの消去ならびに外部からのデータの書込および記憶を含む、請求項 1から3のいずれかに記載の半導体記憶装置。

【請求項 5】 複数の不揮発性メモリブロックを有しかつライトプロテクト機能を有する半導体記憶装置において、第1および第2のライトプロテクト指示信号入力ピンを設け、前記複数の不揮発性メモリブロック個々のライトプロテクトの態様を1以上のメモリブロックを有する領域単位で設定できるようにしたことを特徴とする、半導体記憶装置。

[発明の詳細な説明]

[0001]

【発明の属する技術分野】この発明は半導体記憶装置に関し、特に、データ書換に対するプロテクト (保護) 機能を有する不揮発性半導体記憶装置に関する。より特定的には、データの書込および消去に対するプロテクトの態機を設定するための構成に関する。

[00002]

【従来の技術】半導体記憶装置は、磁気ディスクを記憶 媒体として用いる記憶装置に比べて、小型、軽量、およ び高速アクセス可能などの利点を有しており、広範な用 途において用いられている。このような半導体記憶装置 の1つに、情報を不揮発的に記憶する不揮発性半導体記 態設置がある。この不揮発性半導体記憶装置は、電源連 断時においても、その記憶情報を保持しており、排帶情 報端末などの電池を電源とする機器においてプログラム 数半半導体に対しており、は常情 を発展しましてアプログラム なモリまたはデータメモリとして用いられている。この ような不揮発性半導体記憶装置の1つに、メモリセが 1トランジスタで構成され、高集核化が可能であ り、またあ る大きさのアドレス範囲のデータを一度に電気的に消去することのできるフラッシュEEPROM(電気的に書込・消去可能なリード・オンリ・メモリ:以下、フラッシュメモリと称す)が知られている。 【0003】フラッシュメモリなどの不揮発性半導体記

【0003】フラッシュメモリなどの不揮発性半峰体記憶装置においては、情報を不揮発的に記憶することが前提とされており、したがって、誤った書込が当会など出去ない。この大力を設定しているデータが書換性半等ののを設置をプログラムメモリとして用いた場合、そよとは第一次にはデータは、確実に保持する必要がある。このような誤判を認識者となどを防止するとのである。このような誤判を表しては、「ラフロを設定しては、「ラフロを設定しては、「ラフロを設定しては、「ラフロを設定しては、「ラフロを設定しては、「ラフロを設定しては、「ラフロを設定しては、「ラフロを設定しては、「ラフロを設定しては、「ラフロを設定しては、「ラフロを設定しては、「ラフロを設定しては、「ラフロを設定しては、「ラフロを設定しては、「ラフロを設定しては、「ラフロを設定しては、「ラフロを対し、また」である。というでは、「ラフロンでは、「フロック」に対して、このメモリブロックには、対策を表している。

【0004】図13は、従来の不揮発性半導体記憶装置の書込/消去に関連する部分の構成を概略的に示す図である。図13において、不揮発性半導体記憶装置は、も々が情報を不揮発的に記憶する複数の不揮発性メモリセルを有するメモリアレイ100と、メモリアレイ100の不揮発性メモリセルへの書込および消去の禁止/許可を示す情報を格納するプロテクト制御データ格納領域102を含む。

【0005】 メモリアレイ100は、複数のメモリブロック100g~100m に分割され、ブロック単位で消去を行なうことができる。

【0005】プロテクト制御データ格納領域102は、メモリプロック100a~100nそれぞれに対応応を設けられるロックビット格納部102a~102nを105元。これらのロックビット格納部102a~100cに対するは、対応のメモリプロック100a~100cに対する当込および消去の禁止/許可かテナトLBa~LBnを格納する。ロックビットLBa~LBnの消亡より、メモリプロック100a~100nの書込/できる。

【0007】不揮発性半導体記憶装置は、さらに、チップイネーブル信号/CE、リセットパワーダウンモード信号/RP、およびライトプロテクト信号/WPとプロックアドレス信号とを受け、プロテクト制御データ格納領域102に格納されたロックピットが指定するメモリアに対する書込/消去制作を制御する書込/消去制御回路103と、この書込/消去制御回路103の制御の下に、アドレス信号が指定するメモリブロック(また

はページ)に対する消去/書込を行なう書込/消去回路 104を含む。

【0008】 書込/消去制御回路103は、チップイネーブル信号/CEの活性化時、リセットパワーダウンモード信号/RPおよびライトプロテクト信号/WPのびたに従って、書込/消去動作が指定されたからかを判定し、書込/消去動作が指定されたとき、プロックドレス信号が指定するメモリブロックに対応して設しられたロックビット特納部からロックビットし日(LBa~LBn)を読出し、このアドレス指定されたメモリブロックに対する書込/消去の禁止/許可を決定する。書込/消去の路103は、書込/消去に出てな母正を生成して書込/消去回路103は、書込/消去に出てな母正を生成して書込/消去回路1034へ与える。

【0.009】 書込/消去回路 1 0 4 は、アドレス信号に従ってメモリアレイ 1 0 0 におけるブロックおよびメモリセルの選択を行なう、メデコーダおよび Y デコーダを含む。

【0010】この不揮発性半導体記憶装置においては、 書込および消去動作に対する保護を行なうライトプロテクト機能は、リセットパワーダウンモード信号/RPとライトプロテクト信号/WPとアドレス指定されたメモリブロックから読出されたロックビットLBの状態に従って書込または消去動作が制御される。

【0012】(i) リセットパワーダウンモード信号 / RPが、通常動作モード時の論理ハイレベル (Hレベル) よりも高い電圧レベルの昇圧レベルHHに設定されたとき、ライトプロテクト信号 / WPの状態およびロックビットLBの値にかかわらず、メモリアレイ100のメモリブロック100e~100nに対去を行なうことが域にかかわらず、すべて書込または消去を行なうことができる。また、この状態においては、ロックビットとBの書込も可能である。メモリアレイ100のデータの書

込/消去とロックビットにBの舎込/消去(舎換)は、 ロマンドにより指定される。

【0013】 (i i) リセットパワーダウンモード信号/RPおよびライトプロテクト信号/WPがともにHレベルに設定されたとき、ロックピットLBの値にかかわらず、メモリアレイ100のブートプロック領域100k、パラメータプロック領域100kでおよび当去を行なうことができる。また、ロックピットLBに対しても、書込/消去を行なうことができる。

【0014】 (i i i) リセットパワーダウンモード信号/RPがHレベルであり、またライトプロテクト信号/WPが接地電圧レベルの論理ローレベル(Lレベル)のときには、メモリプロック100e~100mに従って書込/選去の禁止/許可が決定される。ロックビットしBがロック状態を示すときには、対応のメモリプロックに対する書込が選去が禁止される。ロックビットしBがアンロックが表示すときには、対応のメモリブロックに対する書込が選去が禁止される。対応のメモリックに対する書込および選去を行なっことができる。また、ロックビットしBに対しても、その値の書換を行なうことができる。

【0015】上述のように、ロックビット L B を用いることにより、メモリブロック単位で書込および背去の禁止 上 計可 (ロック/アンロック) を設定することができ、誤消去および誤書込による記憶 データの書換を生じるのが防止することができ、必要なデータを確実に保持することができる。

[0017]

【発明が解決しようとする課題】メモリブロック単位での書込および消去の禁止/許可は、ロックビットLBのにより設定することができる。このロックビットLBの有効/無効、すなわちロックビットLBの値にかかわらず書込または消去を行なうか否かは、外部からの制御信号、すなわちリセットパワーダウンモート信号/RFおよびライトプロテクト信号/WPにより設定することができる。しかしながら、従来の書込および消去に対する

禁止/許可を制御するロック制御においては、ブートブ ロック領域、パラメータブロック領域およびメインブロ ック領域のすべてのブロック領域に共通にロック制御の 態権が外部制御信号/RPおよび/WPにより決定され る。すなわち、(1)メモリアレイ100のメモリセル に対しロックピットLBの値にかかわらず書込および消 去を許可する、(ii)ロックピットに従って禁止/許 可を決定する、および(iii)ロックピットの値にか かわらず書込および消去を禁止するの3つの態様であ る。メモリアレイ100において、ブートブロック領域 100brは、電源投入時におけるシステム (装置:こ の不揮発性半導体記憶装置が用いられる装置の全体)を 初期設定するためのブートプログラム コードおよび、割 込処理などを行なうための必要な制御プログラム コード などが格納されている。リセットパワーダウンモード信 号/RPがHHレベルに設定されるのは、この不揮発性 半導体配像装置に必要な情報(コードおよびデータ両者 を含めて以下データと称す)を書込むときであ り、これ は製造者において行なわれる。 利用者が一般的に使用す る場合、通常リセットパワーダウンモード信号/RPが HHレベルに設定されることはない(HHレベルは、道 常のHレベルよりもさらに高い電圧レベルであ るた

【0018】また、パラメータブロック領域100prにおいても、この不理発性半媒体記憶装置の監別番号、時刻情報、などの固有の数値パラメータが格納される。一方、このパラメータブロック領域100prにおいる様式のスークスのパラスータブロック領域100prにおいるでは、用途に応避証券情報を表示メートをしませる。というでき、おける情報を表示のメートを表示のよりでは、利用者が常いである。というでき、明途に応じていた。というでき、明途に応じていた。というでき、明途に応じていた。というでき、明途に応じていた。というでは、絶対に変している。というでき、おける前手のとは、絶対に対したがって、ないータがお手のとはがよりを表示さる。

【0019】しかしながら、この図15に示すように、従来の不揮発性半媒体記憶装置においては、利用者の使用時においては、メモリアレイ1000各メモリブロックに対しすべて共通にその書込および消去に対する禁止いデータが誤って書換えられる誤書込および誤消去が生じる可能性がある。たとえば、信号/RPおよび/WPをともにHレベルに設定した場合、メモリアレイ100の各領域に対すのメモリブロックにおいてもそのチータの書換が可能である。この場合、ライトブロテクト機能は、不能動化されているため、誤書込/誤消去の可能性

が生じる。一方、信号/RPおよび/WPをそれぞれHレベルおよび Lレベルに設定した場合、ロックビットLBの値に従って書込/消去の禁止/許可が料御される。しかしながら、ロックビットLBは、その値を変 トレができる。したがって、訳ってロックビットLBの値を設定した場合、この誤って設定されたロックビのの値に従って書込/消去の禁止/許可が制御されるため、同様誤書込/設消去の可能性が生じる。

【0020】さらに、利用者が使用する場合、一旦パラメータブロック領域に設定された数値パラメータの書換を確実に禁止するために、メインブロック領域100mrのメモリブロックに対する書込/消去に対してはロックビットLBの値に従って書込/消去の即律を行ない、一方、パラメータブロック領域100prは、ロック状態に設定するのが好ましい。しかしながら、図15にですように、従来の不揮発性半導体記憶装置においてはこのようなロック制御を行なうことができない。

【0021】また、書込または消去動作を行なう場合、 ロックピットの書換を禁止することができず、誤って別 のメモリブロックのロックピットがアンロック状態に設 定される可能性があ り、この場合、誤書込/誤消去を防 止することができなくなる。

【0022】したがって、従来のように、リセットパワーダウンモード信号/RPおよびライトブロテクト信号/WPを用いてロック態様を設定する場合、確実に誤舎込/誤消去などの誤舎換を防止するのが困難であるという問題があった。

[ロロ23] それゆえ、この発明の目的は、確実に誤き 換を防止することのできる半導体記憶装置を提供するこ とである。

【0024】この発明の他の目的は、ロック態様をより 柔軟に設定することのできる不揮発性半導体記憶装置を 提供することである。

【ロロ25】 この発明のさらに他の目的は、ロックビットに対してもロック/アンロックを設定することのできる不揮発性半導体記憶装置を提供することである。

【課題を解決するための手段】この発明は、要約すれば、ライトプロテクト機能を実現するために、外部制御信号の数を増加させ、これにより、ロック態様の種類を増加させるものである。

【〇〇27】すなわち、請求項 1に係る半導体記憶装置は、各々が1以上のメモリブロックを有しかつ各々が属性が異なるデータを特請するための複数のメモリブロック領域と、データ書換時、複数の外部制御信号の状態に従って複数のメモリブロック領域のデータ書換に対する態様を各領域単位で設定する作場外のの制定を置は、請求項1の装置がさらに4メモリブロックに対して設けられて対応のメモリブロックの格納データの書換の禁止/許可

を示すロックビットを特納する手段を備え、制御手段が 複数の外部制御信号の状態に従って各領域ごとに対応の ロックビットを有効とするが無効とするがを決定する手 段を会れ、

【0029】請求項 3に係る半導体記憶装置は、請求項1または2の損数の外部制御信号が、消費電流を低下させるパワーダウンモードを指定するリセットパワーダウンモード指示信号と、データ書換に対するプロテクトを指示する第1および第2のライトプロテクト指示信号と

【0030】請求項 4に係る半導体記憶装置は、請求項 1から3の装置において、各メモリブロックが、データを不理発的に記憶するメモリセルを有し、データ書換は、記憶データの消去ならびに外部からのデータの書込および記憶を含む。

【0031】請求項 5に係る発明は、複数の不揮発性メモリブロックを有しかつライトプロテクト機能を有する 半路体記憶装置において、第1および第2のライトプロテクト指示信号入力ピンを設け、複数のメモリブロック 個々のライトプロテクトの起様を所定数のメモリブロックを有する領域単位で設定できるようにしたことを特徴とする。

【0032】複数のメモリブロックグループに対し、データ書換時にメモリブロック領域単位でロック態機を設定することができるので、データ書換をすべきグループおよびデータ書換をすれる。 には データを確実に保持すべき領域を区別してロック態機を設定することができ、より正確に誤音換を防止することができる。

【0033】また、ロック態様を各領地単位で設定することができるため、利用者の要求するさまざまなロック態様の組合せを実現することができ、利用者の要求に応えたライトプロテクト機能を実現することができる。 【0034】

[発明の実施の形態]

【0035】ここで、「属性」は、記憶データの種類と

同様の意味を有する。すなわち、ブートブロック領域1 brのメモリブロック1eには、書換える必要のないコ -F、すなわち装置またはシステム 立上げ時(電源投入 時) に用いられるブートコードおよび割込処理などの制 御プログラム のコードが格納される。バラメータブロッ ク領域 1 p r に含まれるメモリブロック1 b および 1 c には、この記憶装置の識別番号(1D番号)、1Cカー ド適用時における利用者の識別番号(暗証番号)、電話 器への適用時における電話番号などの用途に応じた比較 的書換えられることのない数値パラメータデータが格納 される。メインブロック領域1mrのメモリブロック1 d~1 nには、利用者が利用時に音換えられるデータが 格納される。したがって、このブートブロック領域16 rのメモリブロック1eは、製造者が、製品出荷前に必 要なブートコードおよびプログラム コードを書込む。パ ラメータプロック領域1prのメモリプロック1bおよ、 び1cには、製造者が必要な数値パラメータを書込むと ともに、利用者が利用を行なうとき、必要な数値パラメ - タを書込む。メインブロック領域 1 m r のメモリブロ ック1 d~1 nは、利用者がデータの書換を行なう。 【0036】この不揮発性半導体記憶装置は、さらに メモリブロック1e~1n それぞれに対応して設けら れ、これらのメモリブロックTe~1nの書込および消 去の禁止/許可を制御するロックピットLBを格納する プロテクト制御データ格納領域2を含む。 このプロテク ト制御データ格納領域2は、メモリブロック18~1n それぞれに対してロックピットLBa~LBnを不揮発 的に記憶するロックビット格納部2a~2nを含む。

【ロロヨ7】 この不揮発性半導体記憶装置は、さらに データ書込時 1 ページの書込データを格納するページバ ッファ3と、外部制御信号、すなわちチップイネーブル 信号/CE、出力イネーブル信号/OE、ライトイネー ブル信号/WE、リセットパワーダウンモード信号/R P、第1および第2のライトプロテクト信号/WPおよ び/×Pを受け、指定された動作モートに従って必要な 内部電圧および内部制御信号を発生する制御回路 4 と、 外部からのアドレス信号 A Dを取込み内部アドレス信号 を発生するアドレスバッファラと、アドレスバッファラ からの内部アドレス信号をデコードし、メモリアレイ1 のアドレス指定されたメモリセルを選択するアドレスデ コーダ6と、アドレスデコーダ6からの列選択信号に従ってメモリアレイ1のアドレス指定された列を選択する イゲートと、 このイゲートにより選択された列から読出 されたデータを検知し増幅するセンスアンプを含む。図 1においては、 イゲートおよびセンスアンプを1つのブ ロックフで示す。

【0038】さらに、制御回路4の制御の下に、プロテクト制御データ格納領域2からアドレス指定されたメモリブロックに対応するロックビットの読出または書込を行なうLBリード/ライト回路8と、制御回路4の制御

の下に、この不揮発性半峰体記憶装置の内部状態を示すステータスデータを格納するステータスレジスタ9と、制御回路4の制御の下に、Yゲート/センスアンププロック7、LBリード/ライト回路8、およびステータスレジスタ9のいずれかを選択して入出カバッファ11へ電気的に接続するマルチプレクサ10を含む。

【0039】ステータスレジスタ9においては、データ 書込時正確にメモリセルに対しデータの書込が行なわれたか否かを示すステータスデータおよび消去時正確にデータの消去が行なわれたか否かを示すデータを柏納する レジスタが設けられる。 LBリード/ライト回路 Bは、制御回路 4 の制御の下に、ロックピットの書換が指定されたときに、ブロックアドレス信号 (明確には示さず)に従って対応のロックピットに対する書込/読出を行なる

【0040】制御回路4は、この外部制御信号/CE、/OE、/WE、/WP、/RPおよび/XPの状態に従って必要な内部制御信号を発生する。この制御回路4は、メモリセルデータの書込および消去に必要な奄圧の発生、書込および消去のベリファイを行なう回路を含む。この制御回路4は、論理回路で構成されてもよく、またフロセサで構成されてもよく、またロSP(ディジタル・シグナル・プロセサ)で構成されてもよい(この構成については後に説明する)。

【0041】図1に示すように、不理発性半導体記憶装置においては、2つのライトプロテクト信号/WPおよび/XPが用いられる。書込または消去を行なうデータ音換動作時においては、このリセットパワーダウンモード信号/RP、ならびに第1および第2のライトプロテクト信号/WPおよび/XPの状態に従って各領域1 br、1 pr、および1 mrごとにプロテクト態機を設定する

20042】図2は、この発明の実施の形態1における 不揮発性半導体記憶装置のメモリブロックに対するライトプロテクトの態域を一覧にして示す図である。以下、この図2を参照して、図1に示す制御回路4が実現する ライトプロテクト機能の態域について説明する。

【0043】(i) リャットパワーダウンモード信号 /RPが通常動作時に与えられるHレベルよりもさき:これの研究がでは、第1日とないの状態においては、第2日の大力のピットのでは無効し、メリアレイのにはかかわらず(ロックピックにかかわらず(ロックピックはリカーでは、10日のでは 書込などを行なうことができる.

【0044】この状態においては、またロックピットLBの値の設定も行なうことができる。

【0045】(ii) リセットパワーダウンモード信号/RP、ならびに第1および第2のライトプロテクト信号/WPおよび/XPがすべてHレベルのときこの状態においても、ロックピットしBの値にかかわ~1nすメモリアレイ1に含まれる状モリブロカ1を一名の高級は計つされる。またロッ状ボータの高級はすることができる。では、図3(A)に示すように、ブートブロックでは、図3(A)に示すように、ブートブロックでは、図3(A)に示すように、ブートブロックでは、図3(A)に示すように、ブートブロックでは、図3(A)に示すように、ブートブロックでは、図3(A)に示すように、ブータの音換を行ながよくなができる。利用者が、たとえば制御プログラムの迫加などをきない、また製造者がパラメータブロック領域1pッにあいて容易に行なっことができ、またテストも容易に行なえる。

【0045】(1・1) リセットパワーダウンモード信号/RPおよび第1のライトプロテクト信号/WPがともにHレベルであり、第2のライトプロテクト信号/XPがLレベルのときここの状態においては、パク1つク領域10ヶに含まれるメモリプロックでは、メク1つとまれるよび1 dに対するデータの書類は、対応のロックビットにおよび1 dに対するデータの領域10ヶのメモリプロックにットにあるよび、Dリブロックが領域10ヶに含まれてロックラン・プロックするデータの書類は、ロックビットに日のの値にがかわらず禁止される。また、ロックビットと日の変更も禁止される。利用者が必要に応じてパラメータデータの書換を行なう。

【0047】この状態は、図3(8)に示すように、パラメータブロック領域1 prに対してのみ、対応のロックビットLBの値に従って選択的に音典を行なうことができ、残りの領域に対しては、無条件にデータの書換は禁止される。この状態において、ロックビットLBの書換もまた、禁止される。

【〇〇48】(i v) リセットパワーダウンモード信号/RPおよび第2のライトプロテクト信号/XPPがともにHレベルのとき・この状態にトプロテクトピ号/WPがレベルのときかからまプートプロック領域10ヶくのメモリプロック16に対するデータの音換は対応のロックに対するデータの音換は対応のロックに対するデースに対するデースの音換は対応のロックに対し、アフロック領域10ヶにでは、アフロック領域10ヶにでは、アフロックに対するデートコードでは、アフロ実に禁止され、ク領域10ヶくの行列によびアフロック領域10ヶくの行列に対している。

従って書換が制御される。この状態においても、またロックピット LBの書換は禁止される。

【〇〇49】(v) リセットパワーダウンモード信号 / R P が H レベルであ りかつ 第1 および第2のライトプロテクト信号 / W P および / X P がともにししてルのとき: この状態において 様 1 ロード よび メインブロック 領域 1 ロード よび メインブロック 傾 1 ローター の 音換 は 1 ローター の で が まる データ の 音換 は いっかい で 、 図3(D)に示すように ーブー および メインブロック 領域 1 ロータータの 音換 は すべて 祭 び メインブロック 領域 1 ローター と B の 音換も 禁止される。また、ロックピット L B の 音換も禁止される。また、ロックピット L B の 音換も禁止される。

【〇〇5〇】(VI) リセットパワーダウンモード信号/RPがレレベルのとき:この状態においては、ディーブパワーダウンモードが設定され、不揮発性半導体記憶装置の内部動作は禁止されるため、ブートブロック領域10ヶにおよびメインブロック領域10ヶに対しロックがかけられ、またロックビットし日に対するデータ書換に対してもロックがかけられる。したがって図3(D)に示すように、メモリブロックすべてに対するデータの書換は禁止される。

【0051】この図2および図3(A)~(D)に示すように、各領域それでれに対して、データ書換(書込ができる。報告者が、この不揮発性半導体記憶を受けて、データを書込む場合、図3(A)および図3(D)に示すきる。報告者が、この不揮発性半導体記憶を受けて、データの書換すが、データの書換する。一方、利用ククで、カータの書換するが、データので、エの場合に、可が映立される。したがって、この場合、ての場合、アのは、このに、ロックにないでは、アのには、アので、エの場合、での場合で、カータの書換できれる。したがって、より、利用のにないで、カータの書換できる。とないできる。

【0052】図2および図3(A)~(D)に示すように、各領域単位でデータ書類に対するロック/アンロックを設定している。ロックピットしBに従ってライトプロテクトが行なわれる場合、ロックピットはすべてその値の更新が禁止されている。したがって、ロックピットしBの値が誤って設定されることがなく、パラメータブロック領域およびメインプロック領域1mrのデータの書物が誤って行なわれることはなく、正確なライトプロテクトが実現される。

【0053】また、パラメータブロック領域1prは、 製造者および利用者両者が使用する領域であり、このた の、バラメータブロック領域に対してはロックビットレBに従ってデータの書換が行なわれる状態およびバータブロック領域1prおよびメインプロデタの書換である。パラメータであるというでは、アースでは対し、ロックに対してデータの書換が1prに対し、ロックががけられている。このでは、ブートプロック領域1prに対し、ロックには、ブートプロック領域1brに対する。したのでは、ブートプロック領域1brに対する。したのでは、ごのデータを換けにおいて、誤ってブートプロック領域に格納された書換るべきでないブートコードなのプログラムコードが書換られるのを確実に防止することができる。

[0055] [制御回路の構成] 図4は、図1に示す制 御回路の書込および消去に関連する部分の構成を概略的 に示す図である。図4において、制御回路4は、チップ イネーブル信号/CEの活性化時外部からデータ入出力 ビン端子(1/0)を介して与えられるコマントを取込 み、指定された動作モードを判定するモード判定回路4 a と、このモード判定回路 4 a の書込/消去指示信号に 応答して活性化され、外部制御信号/RP、/WPおよ び/×Pを取込み、その状態を判定し該判定結果を示す 信号を出力するデコーダ4bと、モード判定回路4aの 制御の下に活性化され、デコーダ4 bから与えられるブロテクト態機指示信号とブロックアドレスとを受け、ア ドレス指定されたメモリブロックに対するプロテクト態 様(ロック態様)を決定するプロテクト制御回路40 と、モード判定回路 4 a からの書込/消去指示信号に応 答して活性化されかつプロテクト制御回路 4 c の出力す る書込および消去に対する許可/禁止を示す書換禁止/ 許可指示信号に従って、書込および消去動作を制御する 書込/消去制御回路 4 d を含む。

【0056】モード判定回路48は、チップイネーブル信号/CEの活性化時、ライトイネーブル信号/WEの

活性化に従って入出力バッファを介して与えられる入力 データのピットバターンを判別し、書込または済去が指 定されたか否かを判定する。

【0057】デコーダ4 bは、外部から与えられる信号/RP、/WPおよび/XPの状態の組合せに応じてライトプロテクト態様を示す信号を出力する。このデコーダ4 bの出力するプロテクト態様指示信号は、各メモリブロック領域ごとに発生されてもよく、また図2に示すように、信号の状態の組合せぞれぞれに応じて対応の内部制御信号が活性状態とされる構成のいずれが用いられてもよい。

【0058】プロテクト制御回路4cは、モード判定回路4cが書込または消去動作モードを指定するとき、デコーダ4bからのプロテクト連様指示信号とプロックアドレス信号と、LBリード/ライト回路8を介して与えられるロックピットを受け、アドレス指定されたメモリプロックに対するプロテクト連様を決定し、その決定結果に従って書込/消去制御回路4dの活性/非活性化を制御する。

【0059】書込/消去制御回路4dは、書込または消去に必要な書込/消去電圧発生回路を備え、また書込/消去ペリファイのためのシーケンサを含み、所定のシーケンスでロックビットの読出/書込を含む書込または消去動作を制御する。また発生した書込/消去電圧は、アドレスデコーダヘ与えられて、選択メモリの行に対応して配置されるワート終および列に対して配置されるビット終ならびにソース線に必要な電圧が印加される。

【0060】図5は、データ書込時の外部信号のタイミ ング関係を示す図である。図5に示すように、時刻t 1においてチップイネーブル信号/OEおよびライトイネーブル信号/WEをLレベルに設定し、かつデータ入出力端子(I/O)へ、コード"41H"を与える。このコード"41H"は、データ書込モードを指定するコマ ンドであ り、モード判定回路 4 e は、このコード "4 1 H"により、データ書込モードが指定されたことを識別 ずる。次いで、次のサイクルで、チップイネーブル信号 /CEおよびライトイネーブル信号/WEがLレベルの ときに、外部から与えられる書込データ(1)が取込ま れ、このときに与えられるアドレス信号AD(ページア ドレスAXおよび列アドレスAY)が設定され、書込べ ージが指定される。ページアドレスAXは、書込データ の書込時すべて同じページを示す状態に設定される。こ のページアドレスは、またメモリブロックを特定するブ ロックアドレスをも示す。列アドレスAYは、1ページ のアドレスが先頭アドレスから類次与えられる。この列 アドレスAYに従って、図1に示すYゲート/センスア ンプブロックフに含まれるYゲートが順次選択され、図 1に示すページバッファ3に、この書込データ(1)が 順次ラッチされる。

【ロロ61】時刻t2において、1ページの最後の舎込

データがチップイネーブル信号/CEおよびライトイネーブル信号/WEの活性化時に内部に取込まれる。時刻t3においてチップイネーブル信号/CEおよびライトイネーブル信号/WEなともにHレベルとすることにより、内部で、ページ者込動作シーケンスが起動される。この時刻t2において、外部制御回路/RP、/WPおよび/XPの状態に従って、時刻t3 / RP、/WPおよび/XPの状態に従って、時刻t3 / RP、/WPおよび/XPの状態にびって、時刻t3 / RP、/WPおよび/XPの状態にびって、可見テクト能様が決定され、その決定されたプロテクト態様に従ってページ者込が行なわれる。

【0062】この書込動作が完了すると、外部の装置は、正確に書込が行なわれたが否かを判定するために、チップイネーブル信号/00日および出力イネーブル信号/00日をレレベルの活性状態とし、内部のステータスレジスタに特納されたデータ(0)の値により、正確に書込が行なわれたことを外部の装置が認別し、次の書込または読出などの必要な動作が行なわれる。

【0063】図4に示す制御回路4は、この図5に示す時刻13からのページ書込シーケンス時において、外部制御回路/RP、/WPおよび/XPの状態に従ってプロテクト監接を決定する。このページ書込シーケンスにおいては、データの書込が行なわれる場合には、まされたページのメモリセルデータがすべて消去されば、次いでページパッファ3に格納された書込データに従って、消去状態と異なるデータを書込むべきメモリセルに対するデータの書込が行なわれる。内部で書込および消去のペリファイ動作が行なわれ、そのペリファイ結果を示すデータがステータブスタに格納される。

【0064】図6は、図4に示す制御回路4の動作を示すフロー図である。以下、図6を参照して、図4に示す 制御回路のデータ書込時の動作について説明する。

【0065】まず、コード "41H"が入力されたが否かの判定がモード判定回路4eにおいて行なわれる(ステップS1)。コード "41H"が入力されると、データ書込モードが指定されたため、モード判定回路4eは、書込シーケンスを設定する(ステップS2)。この書込シーケンスが設定されると、書込データが頂次ドレス信号とともに与えられる。この与えられるアドレス信号ADのうち、列アドレス信号AYが1ページの最終アドレスに到達したが否かを見ることにより、1ページのすべてのデータのロードが行なわれたか否かの判定が行なわれる。

【0065】 最後のデータのロードが行なわれるとき、デコーダ4 bが、外部制御信号/RP、/WPおよび/XPを取込み、またプロテクト制御回路4 cが、ブロックアドレスおよび書込みで活去制御回路4 dにより活性化されたLBリード/ライト回路8からのロックビット(LB)を読込む(ステップS4)。このプロテクト制

御回路4cは、デコーダ4bからのロック態様指示信号 とロックピット (LB) とブロックアドレスとに従っ て、このブロックアドレスが指定されるメモリブロック に対するデータ書込に対しロックをかけるか否かの判定 を行なう(ステップS5)。 データ書込に対し許可が示 されているアンロック状態のときには、図1に示すべー ジバッファ3にロードされたデータに従って書込が行な われる(ステップS6)。一方、データ書込に対しロッ クすべきであ ると判定された場合には、データ書込は行 なわれず、データ書込シーゲンスが終了する。このデー タ書込の終了は、たとえばレディ/ビジー信号を用いて タ音込いは、たらんにとう。 外部装置へ知らされる。利用者は、このレディ/ビジー 信号により、データ書込が終了したことを知らされたと き、ステータスレジスタに格納されたステータスデータ を読出して、書込が正確に行なわれたが否かを知ること ができる。ロック状態のときには、このステータスレジスタにおいては、書込不実施を示すデータが格納されて おり、一方、データ書込が行なわれた場合には、ステー タスレジスタには、1 ページの書込完了を示すデータが 格納されており、このデータを訪むことにより、利用者 は、書込が行なわれたか否かを、すなわちロックされて いたか否かを知ることができる。

【0067】図6のステップS4に示すように、ブロックアドレスをプロテクト制御回路4cに取込み、このブロックアドレスが指定する領域に対し、書込に対するロック/アンロックが、外部制御信号/RP、/WP、および/×PならびにロックビットLBに従って決定される

【0058】図7は、データ消去動作時における外部信 号の状態を示す図であ る。時刻(1において、チップイ ネーブル信号/CEをLレベルの活性状態とし、この状 態で、外部から、コード "20H" を与える。図4に示すモード判定回路4eは、コード "20H"に従って、 消去モードを指定するための第1のコマンドが入力され たと判定し、次に与えられるコマンドを待ち受ける。時 刻t 2において、再びチップイネーブル信号/CEをL レベルに設定し、外部からコード"DOH"をデータ入 出力端子へ与える。図4に示すモード判定回路4 e は、 このコード"20H"および"DOH"がチップイネー ブル信号/CEに従って連続して与えられたことを判定 すると、内部を消去モートに設定し、外部制御信号/R P、/WP、および/×Pならびに内部の対応のメモリ ブロックのロックピットの値に従って選択的に消去を行 なう。 この消去動作完了時においては、図示しないレデ ィノビジー信号が外部アクセス可能状態に設定され、外 部で、消去モードが完了したことを知ることができる。 利用者は、時刻 t 4において、ステータスレジスタに格 納されたデータをチェックし、正確に消去が行なわれて いるか否かを判定する。

【0069】図8は、この図4に示す制御回路の消去モ

ード時における動作を示すフロー図である。以下、図8のフロー図を参照して、図4に示す制御回路の消去モード時の動作について説明する。

【0070】モード判定回路4eは、チップイネーブル信号/CEが活性状態のときに、コード"20H"が入力されたかで割さなら、消去モードを指定するための第1のコンドが与えられたと判定し、次のコンドが与えられたと判定し、次のコンドが与なられたと判定し、次のコンドが与なられたと判定し、カード"DDH"が入力されると、チップイネが入力されたが否の判定をモード判定回路4eが行なう。コード"DDH"が入力されると、モード判定回路4eは消去が指すされたと判定し、図4に示すデコーダ4b、プロテク化すされたと判定し、図4に不すデコーダ4b、プロテク化するのカード"DDH"と同時に、プロックアドレスが活去の一段の示しない回路部分においてラッチされ、消去の示しない回路部分においてフッチされ、消去なきメモリブロックが特定される。

すべきメモリブロックが特定される。 【0071】デコーダ46は、モード判定回路4eの制 御の下に、外部制御信号/RP、/WPおよび/XPを 取込み、これらの状態の組合せに応じた内部指示信号を 発生してプロテクト制御回路4cへ与える。書込/消去 制御回路4dは、ブロックアドレス信号に従って、この アドレス指定されたメモリブロックに対応するロックビ ットを読出す。プロテクト制御回路4cは、舎込ノ消去 制御回路4dにより活性化されたLBリードノライト回 時8から、対応のロックビットを入力する。 このプロテクト制御回路 4 c は、またブロックアドレスをも入力する(ステップS12)。 プロテクト制御回路 4 c は、こ れらの入力した信号およびロックピットに従って、アド レス指定されたメモリブロックに対する消去の許可/禁 止を判定する(ステップS13)。 アドレス指定された メモリブロックに対し、消去を行なってもよい場合(すなわちアンロック状態)が示されるときには、舎込/消 去制御回路4dが活性化され、消去に必要な内部電圧を 発生して、アドレス指定 されたメモリブロックの一括背 去が行なわれる (ステップS14)。 -方、ステップS 13において、このアドレス指定されたメモリブロック に対する消去が禁止されており、ロックがかけられてい る場合には、消去は行なわれない。単に外部に対し、消 去鉢了が示される(レディノビジー信号による)。

【0072】上述のように、この消去モード時においても、外部制御信号/RP、/WP、および/XPをブロックアドレス信号とロックビットにBとに従って、消去に対するロック/アンロック(禁止/許可)を決定しており、メモリブロック単位でロック/アンロックをかけることができる。

【0073】なお、ステップS 1 1において、コード "20H"に続いて、第2サイクルでコード"D0H" が入力されない場合には、消去コマンドは与えられなか ったと判定され、初期状態に戻る。これにより、誤った 消去が行なわれるのを防止する。

【〇〇74】図9は、ロックビットの書換シーケンスにおける外部信号の状態を示す図である。図9において、時刻も1においてチップイネーブル信号/ことをししべルの活性状態とし、コード"77H"を入力する。これにより、ロックビット設定のためい第1のコマンドイネーブル信号/CEをししべいの活性状態とし、コード"ロットにおいて、時刻も2つのコードにより、これらの2つのコードにより、ロードでは大力する。この時刻も2において、中のクビットを設定する。この時刻も2にアレックビットを設定するメモリブロックにより、ス信号へ口をカファトレスに設定する。これにより、ス信号へ口をカファトレスに設定する。これにより、カフィー・アークビットを書換えるべきメモリブロックが特定される。

【0075】時刻も3において、チップイネーブル信号 CEをしレベルの活性状態とし、設定すべきロックビットのデータ(1)を入力する。このときに、外部制御信号/RP、/WPおよび/XPをそれぞれ所定の状態に設定する。これにより、時刻も4においてチップイネーブル信号CEをHレベルとし、ライトイネーブル信号/WEをHレベルとすると、内部でロックビット書換とする。ロックビットのデータの実際の書換は、外部制御信号/RP、/WPおよびXPの状態の組合せにより決定される。

【007.6】時刻も5においてこのロックビット書換モードが完了すると、外部で、ロックビットが書換えられたことを検証するために、出力イネーブル信号/0日およびチップイネーブル信号/0日をしレベルの活性状態とし、ステータスレジスタの記憶データ(0)を読出し、確実に、このロックビットが所定の状態に更新されたことを確認する。

【0077】 図10は、このロックビット設定モード時における図4に示す判御回路の動作を示すフロー図である。まず、モード設定回路4eは、コード"77H"が入力されているか否がを判定する(ステップでが、入のコード"77H"が入力されるとを行なうためのコード"77H"が入力されるとを行なうためのよっとは、クレード"00路4eは大のこのコード"00路4eは大のこのコード"00路4eは大のこのコード"00路4eは大力されているビット設定は、ロックに対して活性化は、フット設定によび普込/において、コード"00円はようられていないと判定され、初期状態に復帰する。

【0078】次いで、設定すべきロックビットの値を示すデータがロードされる(ステップ 522)、このロックビットデータは、図4に示す書込/消去制御回路4dの制御の下に、LBリード/ライト回路8へ与えられてラッチされる。

【0079】次いで、デコーダ46が外部制御信号/RP、/WPおよび/XPを取込み、プロテクト制御回路4cが、プロックアドレス信号を取込み、また、先の書込/消去モード時と同様、書込/消去制御回路4dがし日リード/ライト回路8を活性化し、書込/消去制御回路4dの制御の下にプロックドレス信号が指定するメモリブロックに対するロックビットの値をプロテクト制御回路4cが読込む(ステップS23)。

【0081】なお、この図10に示すフロー図において、ロックビット更新時において、ロックビットとBの 読込を行なって、このロックビットの書換に対するロック/アンロックを判定している。ここで、先の通常のメ モリセルデータの書換/消去のロック/アンロックを 定する場合と同じ制御シーケンスを制限するためである。ロックビット書換モード時においては、外部制御信 号/RP、/WPおよび/XPの状態の組合せに従って その書換の禁止/許可が判定される構成が用いられてもよい。

【0082】【プロテクト制御回路の構成1】図11は、図4に示すプロテクト制御回路4cの構成を概略的に示す図である。図11において、デコーダ4bは、外部制御信号/RP、/WPおよび/XPの状態に従って、図2に示す各行をれぞれに対応する制御信号の1~66のいずれかを活性状態へ駆動する。ここで、図11において、デコーダ4bの出力する制御信号の1~66は、外部制御信号/RP、/WPおよびXPに対する対応関係を明確にするために用いられている。図2に示すように、デコーダ4bが指定するプロテクト悲様は、4種類である。したがって、これらの制御信号の1~65は、それぞれ状態に合わせて4種類の信号に低減されてもよい。

【0083】ブロテクト制御国路4cは、プロックに対して、は、プロテクト制御国路4cは、プロックは対抗である。 では、アロックに対抗が、いず相のの領域である領域を指定である。 のの領域を対して、のの領域を対して、ののでは、アローをは、アローをは、アローをは、アローをは、アローをでは、アローをでは、アローをでは、アローをでは、アローをでは、アローをでは、アローのでは

【0085】ロック判定部4cbは、デコーダ4bから の制御信号 • 1~ • 6のいずれが活性状態にあ るかおよ び領域判定部4caからの領域指定信号 o r がいずれの 領域を指定しているかに従って、このアドレス指定され たメモリブロックに対するプロテクト態機を決定する。 たとえば、外部制御信号/RPおよび/WPがともにH レベルであ り、外部制御信号/XPが Lレベルにあ ると き、デコーダ4 b が制御信号 φ 3 を活性状態とする。 のとき、領域判定部4ceからの領域指定信号。 r がパ ラメータブロック領域を示すとき、ブロック判定部4 c bは、図2に示すように、このデータ書換(書込/道 去)に対するプロテクト態様として、ロックピットLB に従うべきであ ると判定する。この状態においては、ゲ ート4ccがイネーブルされ、ロックピットLBが書込 ✓消去制御回路へ与えられる。このロック判定部4cb は、制御信号 o 1~ o 6 と領域指定信号 o r を用いて図 2に示すテーブルを満たすようにロジックゲートまたは ゲートアレイにより実現することができる。これに代え てロック判定部4cbは、ブロセサなどで構成されても

よい

【ロロ86】この図11に示すように、領域判定部4cmを用いてもアドレス指定されたメモリブロックがいずれの領域に含まれるかに従って、プロテクト態域を判定することにより、各領域単位でプロテクト態域を設定することができる。

【0087】【プロテクト制御回路の構成2】図12は、図4に示すプロテクト制御回路4cの他の構成を示す図である。この図12に示す構成において、まずデコーダ4bは、外部制御信号/RP、/WPおよび/XPに従って、各領域ごとにロック/アンロック/ロック/ロックに示す信号を出力する。すなわちデコーダ4bは、ブートブロック領域に対するロック/アンロックを示す信号。brを出力し、パラメータブロック領域に対し、ロック/アンロック/ロックビットに従うそれぞれを示す信号。mrを出力する。

【0092】このデコーダ46が各領域ごとにプロテクト態権指示信号を生成する構成となり、ロック判定部4ceにおける判定のための構成が簡略化される。

【0093】 [他の適用例] 不揮発性半導体記憶装置としては、消去がメモリブロック単位で行なわれるフラッシュメモリ(フラッシュEEPROM)であってもよく、また通常の消去がパイト単位で行なわれる電気的にお込消去可能なEEPROM、データの出力がシリアルに行なわれるシリアルEEPROM、および強誘電体材料を記憶のために用いる強誘電体メモリ(FRAM)のいずれであってもよく、データ書換に対するプロテクト被能が設けられている不揮発性メモリであれば、本発明は適用可能である。

【0094】また、メモリアレイが、複数のアドレス領域を有し、各アドレス領域毎に格納するデータの種類が異なる構成であれば、いずれのメモリにも本発明は適用可能である。

【0095】また、この発明に従う不揮発性メモリは、 排帯電話システム におけるメモリ、 I Cカードにおける メモリ、ディジタル・スチル・カメラにおけるプログラ ム /データメモリ、携帯情報機器 (PDA) のいずれに おいて用いられてもよい。

[0096]

「発明の効果」以上のように、この発明に従えば、複数の領域に分割されるメモリアレイにおいて、各領域単位でプロテクト態様を決定することができるように構成したため、処理用途に応じて柔軟にプロテクト態様を設定することができ、確実な設告機(顧告込/設済法)を防止することができる。また、利用者は、その処理用途に応じて、簡単にプロテクト態様を設定することが可能となる。

【〇〇97】すなわち、請求項 1に係る発明に従えば、各々が異なる属性を有するデータを不揮発的に格納する 複数のメモリブロック領域に対し、複数の外部制御信号の状態に従ってる保護態機を領域単位で設定するように構成しているため、プロテクト態機を柔軟に設定するようで可能となり、使い勝手の良い半導体記憶装置を実現することができる。また、必要とされる領域に対してのる、プロテクトをかけることができ、確実に、データの保護を行なうことができる。に領性の高い半導体記憶装置を実現することができる。

【0098】 請求項 2に係る発明に従えば、複数の外部制御信号の状態に従ってメモリブロック個々に設けられているブロックビットの有効/無効をグループことに決定するように構成しているため、データ書換に対するプロテクトを、44 領域単位で、無条件に禁止、無条件に許可、およびロックビットに従うの、確実に、データの保護可とができ、44 ができることができる。また、無条件禁止/無条件的でなうことができる。また、無条件禁止/無条件で設定およびロックビットに従うの状態をグループ単位で設定しているため、製造者がデータ/コードを書込む場合に、無条件の許可/禁止状態に設定し、利用者が利用す

る場合には、ロックビットを従う状態に設定することにより、利用者/製造者いずれにとっても、使い掰手の良い半塚休記憶装置を実現することができる。

【0099】諸求項 3に係る発明に従えば、複数の外部制御信号として、リセットパワーダウンモード指示信号と、データ音換に対するプロテクトを指示する第1および第2のライトプロテクト指示信号とを用いているため、従来の構成に比べて、1つのプロテクト指示信号の増加のみで、柔軟にメモリブロック領域単位でプロテクト態極を設定することができる。

【0100】語求項 4に係る発明に従えば、メモリプロックが、データを不揮発的に記憶しており、データ書換は記憶データの消去および外部データの書込および記憶両者を含んでおり、消去モードおよび書込モード(プログラム モード) いずれにおいても、余数にプロテクト態 様を決定することができる。

【0101】諸求項 5に係る発明に従えば、ライトプロテクト機能を有する半導体記憶装置において第1はよび第2のライトプロテクト指示信号入力ピンを設ける、複数のメモリブロック個々のライトプロテクトの悲様を所なのメモリブロックを有する領域単位で設定する。に構成しているため、1つのライトプロテクト指示信号の増設のみで、領域単位で柔軟にプロテクト記憶を設定することができ、利用者にとって、処理用途に応じてプロテクト記憶の良い不揮発性半導体記憶装置を実現することができる。

[図面の簡単な説明]

【図1】 この発明の実施の形態1に従う半導体記憶装置の全体の構成を概略的に示す図である。

【図2】 図1に示す制御回路4の外部制御信号とライトプロテクト態様との対応関係を示す図である。

[図3] (A) - (D) は、図2に示すライトプロテクト態様におけるもブロック領域のプロテクト態様を示す図である。

【図4】 図1に示す制御回路の構成を概略的に示す図である。

【図5】 この発明の不揮発性半導体記憶装置のデータ 会込モード時の外部制御信号のシーケンスを示す図であ る

【図5】 データ書込モート時における図4の制御回路の動作を示すフロー図である。

【図7】 データ消去モード時の外部制御信号のシーケンスを示す波形図である。

【図8】 データ消去モード時における図4に示す制御 回路の動作を示すフロー図である。

【図9】 ロックビット設定モードにおける制御信号の シーケンスを示す図である。

【図 1 0】 ロックピット設定シーケンスにおける図 4 の制御回路の動作を示すフロー図である。

【図11】 図4に示すプロテクト制御回路の構成を優 時的に示す図である。


【図12】 図4に示すプロテクト制御回路の他の構成 を概略的に示す図である。


【図13】 従来の不揮発性半導体記憶装置の要部の構成を概略的に示す図である。

【図 1 4】 図 1 3に示すメモリアレイの分割核成を低 晩的に示す図である。

【図15】 従来の不揮発性半導体配像装置のライトプロテクト連転を一覧にして示す図である。

[符号の説明]







1 メモリアレイ、1e~1n メモリブロック、1b r ブートブロック傾域、1pr バラメータブロック 領域、1pr バラメータブロック 領域、1mr メインブロック 領域、2 プロテクト判 御データ格前領域、2e~2n ロックピット格納部、3 ページバッファ、4 料御回路、5 アドレスバッファ、6 アドレスデコーダ、7 アゲート/センスアンブ、8 LBリード/ライト回路、4e モード判定回路、4b デコーダ、4c プロテクト制御回路、4 d き込/選去制御回路、4ce 領域判定部、4cb ロック判定部、4oc グート、4cd セレクタ、4ce ロック利定部。


[22]


Æ	/EP	ΛP	プート プロック 間域	パラメータ プロック 御城	メイン ブロック 関域	F 4 5
	1	1	ナンロック	アンロック	アンロック	720,9
2	M	H.	ナンロック	アンロック	アンロック	アンロック
Ei	Ħ	ī	ロック	はに従う	077	077
#6	ι	1	D y 9	はに従う	日に行う	ロック
Ħ	Ĺ	L	D +7	0.,2	072	פעם
٠.	1	1	077	099	17 7	1747


1:任意





























[図15]

Æ	/ID	ブート ブロック 便域	パラメータ ブロック 価値	ノイン ブロック 仮延	2 + 7 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2
21	1	アンロック	アンロック	アンロック	アンロック
11	8	アンロック	アンロック	ナンロック	オンロック
G		19 に配う	いに従う	ひに交う	アンロック
L	1	097	ロック	ロック	פעם

1:62

フロントページの統要

(72)発明者 小井 和男 東京都千代田区丸の内二丁目 2 番3 号 三 菱電機性式会社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
BLACK BORDERS				
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES				
☐ FADED TEXT OR DRAWING				
BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES				
COLOR OR BLACK AND WHITE PHOTOGRAPHS				
GRAY SCALE DOCUMENTS				
☐ LINES OR MARKS ON ORIGINAL DOCUMENT				
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				
□ OTHER:				

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.